FC2ブログ

ちょっした信号宣言の書き方でミスが減る?

例えば、VerilogHDLの場合にちょっとした記述で、
後で記述する際に楽になる場合があります。(※他の言語でも同じことだと思いますが。)

以下のような記述を見てみましょう。
「test」というモジュールに、入力信号が羅列されています。
module test(
  in_a,
  in_b,
  in_c,
  out
  );
  :
endmodule

次にこちらの記述です。
module test(
  in_a
  ,in_b
  ,in_c
  ,out
  );
  :
endmodule

これで何が変わるかというと、信号の増減があった場合に最後の「,」に対しての記述ミスが少なくなります。(たぶん...)
ということで、階層接続でも同じ話で、こんな感じで記述すればいいです。
   test DUT(
    .in_a(tb_a)
    ,.in_b(tb_b)
    ,.in_c(tb_c)
    ,.out(tb_out)
  );

一般的にはどうなんでしょうね。。。
スポンサーサイト



プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
12 | 2012/01 | 02
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数